集成电路设计_模拟IC版图常用知识点汇总！10年工程师总结！

我们给大家收集了一个10年的模拟IC版图工程师汇总的知识点分享给大家。大家记得收藏哦！芯学长和大家一起来看看吧！

1、MOS(metaloxide semiconductor金属氧化物半导体)，按制程可以分为哪几种?

• Pmos:在MOS制程技术中是最简单，所以被应用的最早。是利用空穴来导电，速度较慢。

• Nmos:利用电子来做传导的工作，因为电子的便宜速度约为空穴的二至三倍，因此在相同的条件下。nMOS制程的电路可以工作得比pMOS快

• Cmos:同时包含了nMOS和pMOS，因此制程技术变得较为复杂。通常在CMOS电路中成对的包含nMOS和pMOS晶体管，在稳态时只有一组晶体管能够导通，所以可以说没有静态功率消耗 (statlC是目前最省功率的一种电路，现今流行power).的技术之一。

2、请简述版图工作流程?

• 首先和相关同事沟通了解项目相关的信息，如工艺信息，项目路径信息，人员信息，封装信息等。然后建立工作环境，包括添加基础库，建立自己的工作库，调整display，bindkey等。工作环境建立好后，先和toplayout沟通，看看他对我的工作安排是什么，如果是做Floor plan就快速的用XL工具配合TOP出个按TOP要求的版图。如果是其他工作都保证一个原则，先沟通，在工作，防止我自己因为对要求的不清晰，导致工作质量不达标，进行的反复工作。

3、请说一下从项目开始到版图 tapeout 的工作流程，越详细越好?

• 了解项目相关信息:首先和相关同事沟通了解项目相关的信息，如工艺信息，项目路径信息，design rule 文档，验证文件路径，人员信息，封装信息等。

• 建立工作环境:包括添加基础库，建立自己的工作库，调整display，bindkey 等。然后熟悉一下基础库，进行简单的rule的验证。

• 完成Floor plan:先做版图示意图，(版图示意图有可能电路做也可能是layout 做，) 进行FLoorplan的时候要先放PAD，确保封装可行，同时把ESD的面积要先占了，先和电路沟通，按电路要求摆放cell位置，然后注意cell的属性，把噪声cell和模拟cel1分开，模拟cell尽量放到芯片的中间，特别是BG等重要cell，不可以放到芯片的边缘。和电路协商后，调整cell位置，确定cell位置。同时安排人员进行 cell Floor plan，调出来 cell的Floor plan预估面积，调整 cell的形状。进行电源，地线，大电流metal路径初步规划，完成初步的FLoornlan。

4、请简述工艺流程?N阱CMOS工艺基本流程?

• 第一版，N阱掩膜，在P型衬底上制作N阱

• 第二版，有源区掩膜，确定有源区，完成场氧和栅氧生成。

• 第三版，多晶光刻掩膜，制作多晶硅栅极和多晶硅电阻。

• 第四版，P+参杂掩膜，制作PMOS管的源，漏和Psub的衬底接触。

• 第五版，N+参杂掩膜，制作NMOS管的源，漏和Nsub的衬底接触

• 第六版，接触孔

• 第七版，金属，用于内部互连

• 第八版，钝化层光刻掩膜，光刻出芯片的压焊区

5、用过哪些工具?如果没有用过公司的工具怎么办?

• 画图工具VirtuosolC61IC51XL。

• 验证工具calibre

• 我对自己有自信，工具应用的原理都是一样的我相信画过一个项目后就可以掌握了

6、了解rule文件吗，知道怎么看desgin rule，快速了解相关信息吗?

• 基本知道，最主要的就是desgin rule文件，基本把我们需要用的信息都包含了，比如drc 间距，电流密度，metal的过电流能力等。

以上就是给大家分享的模拟IC版图设计常见的知识点汇总啦，当然我们还有模拟IC版图设计知识思维导图及资料给大家，点击留言，就可以免费获取啦！

【免责声明】：本站部分文章为转载或网友发布，目的在于传递和分享信息，并不代表本网赞同其观点和对其真实性负责；文章版权归原作者及原出处所有，如涉及作品内容、版权和其它问题，我们将根据著作权人的要求，第一时间更正或删除。