芯学长 | 掌握芯资讯,引领芯未来

您当前所在位置:首页 > 芯片设计 > 模拟IC版图

模拟版图岗位笔试题目,来看看你都会答吗?

发布时间:2023-07-18来源:芯学长 0

给大家更一些模拟版图笔试题目,有需要的同学拿小板凳坐好噢~ 今天先出几道判断正误题目。

判断对错 (若对填T,若错填F)

1、MOS晶体管又称为单极型晶体管,因为MOS管工作时,只有一种载流子(NMOS管为 电子、PMOS管为空穴)参与导电过程。( T )

2、NPN晶体管是双极型晶体管的一种,双极型晶体管的双极代表的是,晶体管的导电过程 有两种载流子参与—— 电子和空穴均参与导电过程。( T )

3、一个PN结,只有当结上加偏压后,空间电荷势垒区才会存在。( F )

4、一个NPN晶体管,当BE结反偏、BC结正偏时,晶体管处于反向工作状态,这时晶体 管的电流放大倍数β<1。( F )

5、双极型晶体管的基区宽度调制效应可以改善晶体管的特性,所以在设计晶体管时,应当 尽可能提高集电区掺杂浓度以增强基区宽度调制效应。( F )

6、为了提高晶体管的电流放大倍数,可以增大晶体管发射区与基区掺杂浓度之比,并减少 基区宽度。( T )

7、由于双极型晶体管具有电流放大作用,并且通常电流放大倍数β>100,因而流出晶体管 的电流会远远大于流入晶体管的电流。( F )

8、当双极型晶体管处于饱和状态时,基区、集电区内会有大量超量存储电荷,这些电荷的 存在有利于晶体管动态特性的改善。( F )

9、半导体掺杂的扩散工艺,通常分为预淀积和再分布两个工艺步骤,在再分布过程中,扩 散层的结深会增加,扩散浓度为减少。( T )

10、 离子注入掺杂工艺与扩散工艺相比,掺杂剂量范围宽,掺杂均匀性好。由于器件电学 性能与掺杂均匀性密切相关,因而离子注入工艺在VLSI中广泛应用。( T )

11、采用离子注入工艺进行杂质掺杂后,由于受到高能杂质离子轰击,硅片内许多晶格被破 坏出现晶格缺陷,因而所制作电路性能较差,因而VLSI中多采用扩散掺杂工艺。( F )

12、光刻技术是集成电路制造中最关键的一道工序,随着集成电路的集成度越来越高,特征 尺寸越来越大,对光刻的要求也越来越高。( F )

13、(下次从这题开始)集成电路常用特征尺寸来评价集成电路生产线技术水平,如0.18um、0.13um等,特征 尺寸是指双极型晶体管的基区宽度。( F )

14、光刻胶分为正性胶和负性胶,正性胶是曝光前溶于显影液中,但经过紫外光照射后就变 成不可溶性物质了。( F )

15、干法刻蚀是以等离子体来进行薄膜刻蚀的一种技术,刻蚀过程不涉及溶液,干法刻蚀的 优点在于是各向异性的刻蚀。( T )

16、超大规模集成电路对图形转移的要求:保真度高的图形转移、高的选择比、高的均匀性 和清洁的刻蚀。( T )

17、要使金属与半导体材料有良好的欧姆接触,应尽可能降低半导体材料的掺杂浓度,否则 金属与半导体材料之间易形成金半接触。( F )

18、如果金属与半导体材料之间形成的接触是金半接触,则该接触处电压与电流的关系是线 性的。( F )

19、CMOS三态门电路可以由六只MOS晶体管构成,其中三只为NMOS管,三只为PMOS 管,并且有一对MOS管组成CMOS反相器以得到互补信号。( T )

20、 两输入CMOS异或门可以是由3个两输入CMOS与非门和2个CMOS倒相器、共16 个MOS管构成,也可以是由3个NMOS管和3个PMOS管直接构成。( T )

另外,需要春招笔面试资料、简历模板、笔面试题库的同学们,可以在网页滴滴哦

【免责声明】:本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。

文章评价

-   全部 0 条 我要点评

有疑惑?
在线客服帮您
029-81122100

立即咨询 >