ATE测试工程师该如何去学习？

学习大纲：

1. mooc芯片ATE测试课程学习

2. DC-DC和LDO原理和区别

3. BUCK/BOOST/BUCK-BOOST电源构架

4. CP、FT测试原理及对比

5. 信号源、频谱仪、网络分析仪、功率计、半导体探针台、半导体参数分析仪使用相关

6. 芯片HTOL、THB、HAST、TST实验标准及方法

7. SLT测试方法

8. 产品datasheet模块学习

9. 高速信号测试方法

10. 芯片后段设计方法学习

11. Verilog语言学习

12. 晶圆测试方法学习

13. C语言复习

14. 专用术语

ATE测试需要掌握：
1.pcb的设计

2.ATE机台运用及原理

3.测试代码编写（verilog、c语言、单片机程序开发）

4.各种测试原理

5.与公司相关的一些知识：比如，电源快充芯片设计公司需要学习DC-DC、LDO，BUCK/BOOST的相关知识

6.实验室常用的测试设备：频谱仪、示波器、万用电表等

mooc芯片测试课程学习

1.测试相关及标准（协议）

1. 测试就是通过某种激励，来使缺陷显现，以至于判断芯片好坏。而这种激励通过测试平台产生。常用的机台有爱德万v93000、t5和泰瑞达

2. 失效原因：设计、制造

3. 最少的测试图形，测出最多的故障

4. 测试方法：可测性设计、电流iddq测试（漏电流检测）、内建自测试（bist）、ate测试

5. 成品测试：直流交流测试、功能测试

6. 直流测试：直流参数（漏电流、偏流、偏压，上拉下拉电流）

7. 交流测试：处理交流信号的能力

8. 功能测试：是否符合功能要求，模拟环境信号输入，替换验证

9. 方案论证、测试接口板设计、编程、测试、数据分析、批量生产测试程序

10. 探针测试、成品测试板

11. 一个机台450w、一年损耗150w、每秒5分钱

12. 中低端数字和模拟测试系统，北京泰斯特、画风、合肥悦芯

13. 测试占设计百分之6的成本

14. 中国电子技术标准化研究所CESI，IEEE、IEC、国际化标准组织ISO

15. IEEE P1500（数字、储存核框架）独立性 不同核的交互性 测试语言和测试核外壳标准化

数字集成电路测试系统

数字测试系统测试，通过被测电路的引脚来连接信号源或者测试单元实现测试

每一个二进制数都表示一个比特，8个比特构成一个字节，数电以字节为单位

数字测试系统：

1.通过驱动电压测试电流 

2.通过驱动电流测试电压 

3.通过ATE在特定条件下测试是否满足电压输出条件或输出是否符合逻辑 

4.使用ATE令寄存器读写数据看是否正常运行被测器件参考电压源一方面为被测器件的电源引脚(VDD或VCC)提供电压和电流，另一方面为系统内部引脚电路单元的驱动和比较电路提供逻辑电平的参考电压。

引脚电路(PE,也叫 Pin Card、PEC ,或者 1/0 Card) ：通常放置在测试机头中，是测试系统资源和待测器件之间的接口，它给待测器件提供输入信号并接收器件的输出信号。

外部仪器接口：用于连接ATE与分选机，进行测试通信。

精密测量单元(Precision Measurement Unit，PMU)：

PMU用于精确的DC参数测量。它能驱动电流进入器件而去量测电压（FIMV）或者为器件加上电压而去量测产生的电流（FVMI）。在对PMU进行编程时，驱动功能可选择为电压或电流：如果选择了电流，则测量模式自动被设置成电压；反之，如果选择了电压，则测量模式自动被设置成电流。一旦选择了驱动功能，则相应的数值必须同时被设置。

对于不同的测试设备来说，PMU的数量跟测试设备的等级有关，低端的测试设备往往只有一个PMU，通过共享的方式被测试通道（test channel）逐次使用；中端的则有一组PMU，通常为8个或16个，而一组通道往往也是8个或16个，这样可以整组逐次使用；而高端的测试设备（PPMU）则会采用per pin（每引脚）的结构，每个channel配置一个PMU。

精密测量单元

PMU包含驱动线路和感知线路(Force and Sense Line)。为了提升PMU的驱动电压精度，常使用4条线路的结构: 两条驱动线路传输电流，两条感知线路监测DUT引脚的电压：

由于电流经过线路时会产生压降，因此施加到DUT引脚端的电压会小于程序中设定的值，设置两根独立的感知线路去检测DUT引脚(Pin)端的电压，反馈给电压源，电压源再将其与理想值进行比较，并进行相应的补偿和修正，以消除电流流经线路时产生的偏差。驱动线路和感知线路的连接点称作“开尔文连接点”（高精度测试方式）超出PMU测试范围，为不良品钳制设置，控制输出电流电压的上限，保护电路。上限电流在1.1倍，钳制电流在1.25倍

特殊选件：包含一些选配的特殊功能比如存储器测试、模拟电路测试所需要的特殊硬件结构。

并行与扫描向量存储单元：用来存储测试向量(Vector)，测试向量描述了测试器件所期望的逻辑输入输出状态。测试系统从向量存储单元中读取输入信号的输入状态，并通过测试机引脚电路输出给待测器件的相应引脚: 再从器件输出引脚读取相应的状态，与测试向量中相应的输出信号进行比较。数字测试系统中有两种类型的测试向量:并行向量和扫描向量

格式、时序存储器单元：储了功能测试需要用到的格式和时序设置等数据和信息，信号格式和时间沿标识定义了输入信号的格式和输出信号的采样时间点。时序单元从向量存储单元接收激励状态(“0”或者“1”)，结合时序及信号格式等信息，生成格式化的数据送给电路的驱动部分，进而输出给待测器件。

系统时钟：为测试系统提供同步时钟信号，这些时钟信号的频率范围通常比功能测试频率高得多;这部分还包括许多测试系统中都包含的时钟校验电路

驱动单元：为DUT提供输入信号。PE驱动从向量存储单元获取格式化信号FDATA (Formatted Vector Data)，格式信号为逻辑“0”或者“1”，从参考电压源RVS获取VIL/VIH 参考电平被施加到格式化数据上。

驱动开关F1：用于隔离驱动电路和待测器件，在进行输入-输出切换时充当快速开关的角色。当测试通道被程序定义为输入时，F1导通，控制开关 (通常为继电器) K1闭合，使信号由驱动单元输送至DUT : 当测试通道被程序定义成输出或者不关心状态 (Don't Care) 时，FI截止，这样可以保证驱动单元和待测器件同时向一个测试通道输送电压信号的输入输出 (Input/0utput，1/0) 冲突状态不会出现。

动态负载单元： (Active Load,也叫电流负载) 在功能测试时连接到待测器件的输出端充当负载，由测试程序控制，提供驱动电流，即拉电流 (Current Output High,表示为I0H) 和灌电流 (Current Output Low，表示为I0L) : I0H指当待测器件输出逻辑时其输出引脚必须提供的电流。I0L则相反，指当待测器件输出逻辑0时其输出引脚必须接纳的电流。

当程序定义测试通道为输出时，F2导通，允许PE电路向待测引脚输出I0L或抽取IOH。当定义测试通道为输入时，F2截止，将负载电路和待测器件隔离。动态负载可用于测试引脚输出电平，也可用于三态测试（高电平状态、低电平状态、高阻状态）和开短路测试。

参考电压：（Vref）拉电流和灌电流作用的区分界限

电压接收单元：用于功能测试时比较待测器件的输出电压和RVS（双绞线）提供的参考电压: 逻辑1 (VOH) 和逻辑O (VOL)。当器件的输出电压小于等于VOL,则认为它是逻辑0,当器件的输出电压大于等于VOH,则认为它是逻辑1;当输出电压大于VOL而小于VOH时，则认为它是三态电平或无效输出。

PMU：芯片直流测试

PPMU：大范围简化版PMU测试，同时进行，但是没有PMU的精度高，不能大电压电流测试，没有开尔文连线

【免责声明】：本站部分文章为转载或网友发布，目的在于传递和分享信息，并不代表本网赞同其观点和对其真实性负责；文章版权归原作者及原出处所有，如涉及作品内容、版权和其它问题，我们将根据著作权人的要求，第一时间更正或删除。