芯片制造过程中，哪些问题可以通过DFT提前解决

　　测试已经成为集成电路设计和制造过程中非常重要的因素，它已经不再单纯作为芯片产品的检验、验证手段，而是与集成电路设计有着密切联系的专门技术，与设计和制造成为了一个有机整体。可测性设计（DFT）给整个测试领域开拓了一条切实可行的途径，目前国际上大中型IC设计公司基本上都采用了可测性设计的设计流程，DFT已经成为芯片设计的关键环节。

　　DFT指的是在芯片原始设计中阶段即插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，通过这部分逻辑，生成测试向量，达到测试大规模芯片的目的。

　　下面列出的芯片制造过程中的问题，有些可以通过DFT提前解决。

　　图片

　　密度问题：随着纳米技术的出现，芯片制造过程越来越复杂。设计的晶体管越来越小，沟道长度越来越小，后端连线也越来越密集。现在的芯片，普遍有数十亿个晶体管，所以，两根导线之间短路或断路的概率很大，这些是错误或者故障的来源。关键是，在设计和制造过程中可能会出现大量此类错误。综上所述，晶体管密度的增加，芯片失效的可能性大大增加。

　　软件问题：此外，除了制造过程的defect，用于设计芯片的EDA软件的bug或者工程师的失误，也会造成芯片失效。

　　应用问题：在一些关键应用中，我们无法承受芯片的故障。例如，在医疗行业，设备控制器中的单个故障甚至会造成个人生命危险。对于使用低温燃料运行的火箭或航天飞机，其控制芯片需要在较宽的温度范围内工作。因此，这些芯片的测试条件应针对特定的环境且在极端条件上进行，以防止使用过程中发生任何故障。

　　维护问题：万一未来发生故障，为了进行维修或者保养，我们需要精准定位问题。由于PCB尺寸不断缩小，因此用万用表测试已经无法定位问题，而且模块化设计正朝着SoC设计的方向发展，从而失去了相关性，最后使维护过程变得更加昂贵。

　　商业问题：如果发现设计的芯片存在故障，最终会转化为公司的重大损失。稍后我们将讨论如何及时发现故障来降低成本。

　　即使在封装过程中，也有可能出现故障。考虑到所有这些问题，最关键的是在芯片出厂前进行测试，并且在每个关键过程都需要测试。

　　解决问题的办法：DFT

　　测试从来就不是免费的午餐。现在的CPU都包含超过1000多个pins，内部包含许多功能，如果芯片内任一晶体管出现故障，整个芯片就会失效。作为消费者，我们不希望用到有故障的芯片。但是，要从数十亿个晶体管中找到单个缺陷晶体管，犹如大海捞针。我们需要穷尽各种组合来测试芯片所有功能，如果以这种方式进行测试，那么芯片上市时间非常久远，甚至以至于芯片可能永远无法到达消费者手中。那么如何解决这种问题？我们使用一种方法为芯片添加测试功能，DFT并不影响芯片的正常工作。

　　简而言之，可测性设计是一种通过向芯片添加更多电路来使芯片测试变得可行且具有成本效益的设计。此外，可测性设计技术可以改善内部节点的可控性和可观察性，从而可以测试芯片内部功能。

【免责声明】：本站部分文章为转载或网友发布，目的在于传递和分享信息，并不代表本网赞同其观点和对其真实性负责；文章版权归原作者及原出处所有，如涉及作品内容、版权和其它问题，我们将根据著作权人的要求，第一时间更正或删除。